---

با توسعه روز افزون ارتباطات نسل های جدید که به امتداد حضور استانداردهای قبلی در دوران تکامل تدریجی خود بسر می برد، بکارگیری مدارات گیرنده چند استانداردی گزینه ای مطلوب برای صرفه جویی در توان و مساحت محسوب می گردد. بدلیل ضعف نسبی تکنولوژی های جدید زیر دهم میکرومتر در ساخت مدارات مجتمعCMOS نوع آنالوگ، طراحی بخش های مختلف گیرنده های چند استانداردی قابل تنظیم خصوصا در قسمت پیشانی گیرنده های مخابرات بی سیم از چالش های جدی می باشد. در این تحقیق، ساختار یک مدولاتور دلتا سیگما قابل پیکر بندی مجدد بعنوان یکی از قسمت های کلیدی مدارات پیشانی گیرنده چند استانداردی مطالعه، طراحی، توسعه و شبیه سازی شده است. در طراحی مدولاتور مذکور از سه ایده نوین برای کاهش توان مصرفی به تناسب استاندارد مورد نیاز کاربر استفاده شده است. در تکنیک اول تعداد تقویت کننده های(آپ امپ) لازم برای افزایش درجه مدولاتور کاهش یافته و با استفاده از تکنیک بهبود شکل دهی نویز، یکی از آپ امپ ها با مقایسه کننده حلقه مشترکا بکار گیری شده است، در تکنیک دوم با تغییر توابع تبدیل سطح سیستم و انتقال نقطه جمع کنندگی در پیاده سازی ساختار مسیر مستقیم(FF ) به ورودی طبقه ماقبل از مصرف توان و محدودیت سرعت گلوگاهی جمع کننده اجتناب شده است، و نهایتا با بکار گیری ساختار هببریدی بطوریکه پیاده سازی طبقه اول زمان پیوسته و طبقات بعدی بصورت زمان گسسته باشد، از نیازمندی مصرف توان مدار نمونه بردار و تقویت کننده گره تفریق گر ورودی مدولاتور، بطور قابل ملاحظه ای کاسته خواهد شد. شبیه سازی سطح سیستم ساختار پیشنهادی چند استانداردی با قابلیت پیکربندی جدید، نشان دهنده بهبود قابلیت مدار و بر آورده کردن مشخصات سه استاندارد نمونه GSM، WCDMA و WLAN با نوید توان مصرفی کمتر در مقایسه با موارد مشابه قبلی می باشد.

---

در این پژوهش یک مدلاتور دلتا سیگما دارای استاندارد دوگانه که قابلیت کار با استانداردهایWLAN‏ وGSM‏ را دارد طراحی شده ‏است. این مدلاتور به منظور کاهش توان مصرفی و بهینه سازی فضای اشغالی تراشه، قابلیت پیکربندی مجدد برای دریافت جداگانه ‏وغیر همزمان دو استاندارد را دارا می باشد. در این مدلاتور از کوانتایزر مبتنی بر ‏VCO‏ استفاده شده است. مدلاتورهای دلتا سیگما که ‏بجای کوانتایزر متداول از ‏VCO‏ ‏‎ ‎استفاده می کنند بعلت پایین بودن توان مصرفی و فضای اشغالی تراشه حائز اهمیت بوده و به ویژه ‏برای پیاده سازی با تکنولوژی زیر 100 نانومتر بدلیل کاهش ولتاژ منابع تغذیه، محدود شدن توانمندی مدارات آنالوگ و متقابلا افزایش ‏سرعت کلید زنی عملکرد برتری دارند. اگر چه استفاده از ‏VCO ‎‏ به جای کوانتایزر در گذشته گزارش شده ولی در این طرح برای ‏اولین بار نسبت به طراحی ساختار جدیدی از آن با داشتن قابلیت پیکربندی مجدد برای بکار گیری و بهینه سازی توان مصرفی در ‏استانداردهای متفاوت اقدام شده است. طرح نمونه پیاده سازی می تواند دو استاندارد مهم ‏WLAN ‎‏ و ‏‎ GSM ‎‏ را دریافت نماید. ‏مدلاتور طراحی شده در سطح سیستم و سپس قسمت ‏VCO‏ با قابلیت پیکر بندی مجدد در سطح مدار باتکنولوژی 180 نانومتر پیاده ‏سازی شده و نتایج شبیه سازی نشان دهنده صرفه جویی حداقل 86% درتوان مصرفی در قسمت ‏VCO‏ در استاندارد‎ ‎‏ ‏GSM‏ نسبت به ‏WLAN‏ می باشد.‏

---

در این مقاله یک مدولاتور دلتا سیگمای متعامد[i](QDSM) پیشخور[ii](FF) زمان پیوسته[iii](CT) مرتبه سه انعطاف پذیر با قابلیت تغییر باند عبور ارائه شده­است. فرکانس مرکزی (fc)[iv] و عرض باند عبور[v](BW) این مدولاتور قابل تغییر بوده و با دو پارامتر جداگانه تنظیم می­شوند. این پارامترها طوری محاسبه شده­اند که در هر فرکانس و پهنای باندی، نرخ سیگنال به نویز[vi](SNR) خروجی مدولاتور بهینه باشد. تغییرات در باند عبور مدولاتور با تغییر ضرایب مختلط انجام می­شود و در ساختار کلی مدولاتور هیچ تغییری ایجاد نمی­شود. فرکانس مرکزی این مدولاتور از صفر تا   و پهنای باند آن نیز از صفر تا    قابل تغییر است. نمونه ای از مدولاتور متعامد با روش طراحی پیشنهادی در سطح مدار طراحی شده است. مدولاتور طراحی شده، برای  پهنای باندهای 2MHz و 5MHz  با فرکانس نمونه برداری 64MHz شبیه سازی شده است. مقدار SNR بدست آمده برای این پهنای باندها بترتیب 76.42dB و 56.59dB بدست آمده وضریب شایستگی [viii](FOM) آن بترتیب 375/0 و 46/1 ( pj/conv) محاسبه شده است.